久久精品国产精品亚洲精品_国内精品久久久久久久果冻传媒_黄网在线观看视频_xxxx日本少妇_91av在线免费观看视频_成人免费视频播放_人妻av中文系列_午夜欧美大尺度福利影院在线看_狠狠人妻久久久久久综合蜜桃_亚洲精品成人精品456_久久久欧美一区二区_亚洲怡红院在线

        FPGA系統(tǒng)設(shè)計(jì)初級班培訓(xùn)課程主要幫助學(xué)員盡快掌握 FPGA 的開發(fā)流程和設(shè)計(jì)方法，以工程實(shí)踐為例，循序漸進(jìn)的學(xué)習(xí)FPGA的集成開發(fā)環(huán)境，開發(fā)流程以及硬件電路設(shè)計(jì)等知識。每次課程都配有相關(guān)實(shí)戰(zhàn)訓(xùn)練，每個(gè)實(shí)戰(zhàn)訓(xùn)練題目都可以在FPGA硬件平臺上進(jìn)行下載驗(yàn)證。通過實(shí)戰(zhàn)，學(xué)員可以更好的理解消化課堂知識，工程實(shí)踐水平會得到迅速提高。

        培養(yǎng)學(xué)員迅速掌握和使用FPGA數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程，能夠獨(dú)立進(jìn)行初步的FPGA系統(tǒng)設(shè)計(jì)。經(jīng)過培訓(xùn)，學(xué)員可以掌握HDL語言的初步開發(fā)能力，并且解決FPGA產(chǎn)品開發(fā)過程中的常見問題，掌握基于FPGA的設(shè)計(jì)和調(diào)試方法。

        FPGA系統(tǒng)的軟件和硬件開發(fā)工程師；電子類專業(yè)的大學(xué)生和研究生；電子產(chǎn)品設(shè)計(jì)愛好者。

        學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識：
        ◆電路系統(tǒng)的基本概念。

　　　同時(shí)報(bào)選《FPGA應(yīng)用設(shè)計(jì)高級班》，即享受優(yōu)惠!

        1、可免費(fèi)在以后培訓(xùn)班中重聽；
        2、免費(fèi)提供課后技術(shù)支持，保障培訓(xùn)效果。
        3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。

◆【陳老師】

資深FPGA開發(fā)工程師,FPGA培訓(xùn)課程金牌講師，有8年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗(yàn),最近4年來一直從事視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計(jì)和開發(fā)，具有非常豐富的高速系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)，精通TI公司的C6000系列高速DSP和Altera公司的全系列FPGA/CPLD。

        更多師資力量請參見端海師資團(tuán)隊(duì)，請點(diǎn)擊這兒查看。

第一階段

    第一階段的課程主要幫助學(xué)員了解FPGA系統(tǒng)設(shè)計(jì)的基礎(chǔ)知識，掌握FPGA最小系統(tǒng)硬件電路設(shè)計(jì)方法，學(xué)會操作QuartusII軟件來完成FPGA的設(shè)計(jì)和開發(fā)。

1.可編程邏輯設(shè)計(jì)技術(shù)簡介
2.下一代可編程邏輯設(shè)計(jì)技術(shù)展望
3.可編程邏輯器件硬件上的四大發(fā)展趨勢
4.EDA軟件設(shè)計(jì)方法及發(fā)展趨勢
5.FPGA的設(shè)計(jì)流程
6.FPGA的常用開發(fā)工具
7.FPGA的基本結(jié)構(gòu)
8.主流低成本FPGA 芯片
9.FPGA芯片的選型策略詳解
10.FPGA .V文件的編程規(guī)范
    10.1 單個(gè).v文件的書寫規(guī)范
    10.2 多個(gè).v文件的書寫規(guī)范
    10.3 聲明部分的編寫規(guī)范
    10.4 主體部分編寫，always、initial、function、task的選擇和使用
    10.5 Always語句塊編寫規(guī)范和注意要點(diǎn)
    10.6 Alwasys內(nèi)部功能的擴(kuò)充和Always直接的通信和協(xié)調(diào)
11.FPGA關(guān)鍵電路的設(shè)計(jì)（最小電路設(shè)計(jì)）：
    11.1 FPGA管腳設(shè)計(jì)
    11.2 下載配置與調(diào)試接口電路設(shè)計(jì)
    11.3 RS-232串口
    11.4 字符型液晶顯示器接口電路設(shè)計(jì)
    11.5 電源電路設(shè)計(jì)
    11.6 復(fù)位電路設(shè)計(jì)
    11.7 撥碼開關(guān)電路設(shè)計(jì) 
    11.8 i2c總線電路設(shè)計(jì)
    11.9 時(shí)鐘電路設(shè)計(jì) 
    11.10 圖形液晶電路設(shè)計(jì) 
12.FPGA芯片的的結(jié)構(gòu)
    12.1  FPGA的結(jié)構(gòu)、內(nèi)部邏輯單元及接口
    12.2  主流低成本FPGA的結(jié)構(gòu)、內(nèi)部邏輯單元及接口
    12.3  FPGA的布線策略

1. 實(shí)戰(zhàn)一：在Altera的FPGA開發(fā)板上運(yùn)行一個(gè)接口實(shí)驗(yàn)程序-交通燈的設(shè)計(jì)實(shí)現(xiàn)，如何控制Red,Green,Yellow燈在南北東西各個(gè)方向的交替運(yùn)作。

   訓(xùn)練課題：“交通燈的設(shè)計(jì)實(shí)現(xiàn)”
    實(shí)驗(yàn)要點(diǎn)：
    1.1  Quartus II工程創(chuàng)建及屬性設(shè)置
    1.2  Quartus II源文件設(shè)計(jì)輸入方式
    1.3  Quartus II約束設(shè)計(jì)
    1.4  Quartus II工程編譯
    1.5  Quartus II功能仿真
    1.6  Quartus II時(shí)序仿真
    1.7  Quartus II硬件下載

第二階段

    熟練掌握硬件描述語言(Verilog HDL)是FPGA工程師的基本要求。通過本節(jié)課程的學(xué)習(xí)，學(xué)員可以了解目前最流行的Verilog HDL語言的基本語法，掌握Verilog HDL語言中最常用的基本語法。通過本節(jié)課程學(xué)習(xí)，學(xué)員可以設(shè)計(jì)一些簡單的FPGA程序，掌握組合邏輯和時(shí)序邏輯電路的設(shè)計(jì)方法。通過實(shí)戰(zhàn)訓(xùn)練，學(xué)員可以對Verilog HDL語言有更深入的理解和認(rèn)識。

1.Verilog HDL語言簡介
2.Verilog HDL語言邏輯系統(tǒng)
3.Verilog HDL操作數(shù)和操作符
4.Verilog HDL和VHDL語言的對比
5.Verilog HDL循環(huán)語句
6.Verilog HDL程序的基本結(jié)構(gòu)
7.Verilog HDL語言的數(shù)據(jù)類型和運(yùn)算符
8.Verilog HDL語言的賦值語句和塊語，阻塞和非阻塞賦值語句的區(qū)別
9.Verilog HDL語言的條件語句，包括IF語句和CASE語句的典型應(yīng)用
10.Verilog HDL語言的其他常用語句
11.Verilog HDL語言實(shí)現(xiàn)組合邏輯電路
12.Verilog HDL語言實(shí)現(xiàn)時(shí)序邏輯電路

1. 實(shí)戰(zhàn)訓(xùn)練二：
   訓(xùn)練課題：“順序執(zhí)行狀態(tài)機(jī)設(shè)計(jì)實(shí)驗(yàn)”
    實(shí)驗(yàn)要點(diǎn)：
    1.1  Quartus II軟件操作
    1.2  組合邏輯電路設(shè)計(jì)實(shí)現(xiàn)
    1.3  IF語句和CASE語句的使用
2. 實(shí)戰(zhàn)訓(xùn)練三：
   訓(xùn)練課題：“跑馬燈設(shè)計(jì)實(shí)現(xiàn)”
    實(shí)驗(yàn)要點(diǎn)：
    2.1  Quartus II軟件操作
    2.2  時(shí)序邏輯電路設(shè)計(jì)實(shí)現(xiàn)
    2.3  分頻原理和實(shí)現(xiàn)方法
3. 實(shí)戰(zhàn)訓(xùn)練四：
   訓(xùn)練課題：“７段數(shù)碼管測試實(shí)驗(yàn)-以動態(tài)掃描方式在８位數(shù)碼管“同時(shí)”顯示０-７”
   實(shí)驗(yàn)要點(diǎn)：
    3.1  Quartus II軟件操作
    3.2  了解如何按一定的頻率輪流向各個(gè)數(shù)碼管的COM端送出低電平，同時(shí)送出對應(yīng)的數(shù)據(jù)給各段。
    3.3  介紹多個(gè)數(shù)碼管動態(tài)顯示的方法。

第三階段

    雖然利用第二階段課程學(xué)到的HDL基本語法可以完成大部分的FPGA功能，但相對復(fù)雜的FPGA系統(tǒng)設(shè)計(jì)中，如果能夠合理的應(yīng)用Verilog HDL的高級語法結(jié)構(gòu)，可以達(dá)到事半功倍的效果。通過第三天課程的學(xué)習(xí)，學(xué)員可以掌握任務(wù)（TASK），函數(shù)（FUNCTION）和有限狀態(tài)機(jī)（FSM）的設(shè)計(jì)方法，可以更好的掌握FPGA的設(shè)計(jì)技術(shù)。此外，本節(jié)課程還介紹了QuartusII軟件的兩個(gè)常用的高級工具－SignalTAP，可以提高FPGA設(shè)計(jì)和調(diào)試的效率。

1. TASK和FUNCTION語句的應(yīng)用場合
2. Verilog HDL高級語法結(jié)構(gòu)－任務(wù)（TASK）
3. Verilog HDL高級語法結(jié)構(gòu)－任務(wù)（FUNCTION）
4. 有限狀態(tài)機(jī)(FSM)的設(shè)計(jì)原理及其代碼風(fēng)格
5. 邏輯綜合的原則以及可綜合的代碼設(shè)計(jì)風(fēng)格
6. SignalTap II在線邏輯分析儀使用方法
7. FPGA編程思想梳理和升華
    7.1  狀態(tài)機(jī)的使用技巧（嵌套，相互調(diào)用，順序執(zhí)行）
    1.2  標(biāo)志的編程思想
    1.3  并發(fā)編程思想（提高代碼執(zhí)行效率的方法，Always協(xié)調(diào)和通信）
    1.4  分頻的技巧

1. 實(shí)戰(zhàn)訓(xùn)練五：
   訓(xùn)練課題：“典型狀態(tài)機(jī)設(shè)計(jì)實(shí)例”
   實(shí)驗(yàn)要點(diǎn)：
    1.1  FSM設(shè)計(jì)方法
    1.2  狀態(tài)機(jī)的編碼（Binary、gray-code、one-hot等）
    1.3  狀態(tài)機(jī)的初始化狀態(tài)和默認(rèn)狀態(tài)（完整狀態(tài)機(jī)設(shè)計(jì)）
    1.4  狀態(tài)機(jī)的狀態(tài)定義風(fēng)格
    1.5  狀態(tài)機(jī)的編寫風(fēng)格
2. 實(shí)戰(zhàn)訓(xùn)練六：
   訓(xùn)練課題：“撥碼開關(guān)設(shè)計(jì)實(shí)驗(yàn)”
   實(shí)驗(yàn)要點(diǎn)：
    2.1  Quartus II輸入方式
    2.2  SignalTap II在線調(diào)試
    2.3 了解撥碼開關(guān)的工作原理及電路設(shè)計(jì)
3. 實(shí)戰(zhàn)訓(xùn)練七：
   訓(xùn)練課題：“矩陣鍵盤設(shè)計(jì)實(shí)驗(yàn)”
   實(shí)驗(yàn)要點(diǎn)：
    3.1  Quartus II原理圖輸入方式
    3.2 了解矩陣鍵盤的工作原理及電路設(shè)計(jì)

4. 實(shí)戰(zhàn)訓(xùn)練八：SignalTap II邏輯分析儀實(shí)驗(yàn)
    4.1  SignalTap II邏輯分析儀分析流程
    4.2  SignalTap II邏輯分析儀使用技巧

第四階段

    隨著FPGA芯片的性能和密度不斷提高, 基于FPGA的SOPC系統(tǒng)正在逐漸成熟并且在很多領(lǐng)域得到了應(yīng)用。第四階段課程主要給學(xué)員介紹Altera公司基于NIOSII軟核的SoPC系統(tǒng)設(shè)計(jì)流程和方法。通過硬件開發(fā)板上的SoPC系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)，學(xué)員能夠體會SoPC技術(shù)給系統(tǒng)設(shè)計(jì)帶來的靈活性。最后通過FPGA綜合設(shè)計(jì)實(shí)驗(yàn)，學(xué)員完成對四天學(xué)習(xí)內(nèi)容的回顧和總結(jié)。

1. 基于FPGA系統(tǒng)組成原理和典型方案
2. Altera公司的解決方案
3. FPGA的編程思想的總結(jié)
4. FPGA硬件開發(fā)的思路
5. FPGA調(diào)試方法
6. SOPC 開發(fā)思路和技巧
7. NIOS開發(fā)流程和技巧
8. SOPC Build CPU軟核的搭建
9. NIOS+SOPC Builder+Quartus的聯(lián)合使用案例

    1.實(shí)戰(zhàn)訓(xùn)練十一：
   訓(xùn)練課題：“數(shù)碼管進(jìn)位與刷新綜合設(shè)計(jì)實(shí)驗(yàn)”

    步驟一、詳細(xì)一個(gè)鋪墊性實(shí)驗(yàn)，通過它講解數(shù)碼管各種進(jìn)位的方法，與進(jìn)位代碼的編寫，其中注意：
a.數(shù)碼管整體刷新和數(shù)碼管動態(tài)掃描顯示的區(qū)別和聯(lián)系，怎樣編寫代碼
b.編程中注意FPGA的精髓：并行運(yùn)行
c.注意在傳遞數(shù)據(jù)的過程中，采用什么方法比較好
步驟二、學(xué)員自己編寫一個(gè)數(shù)字時(shí)鐘程序
a.訓(xùn)練學(xué)員舉一反三的能力
b.注意一些特殊用法
步驟三、總結(jié)學(xué)員的出錯(cuò)原因，給出解決方法

    2.實(shí)戰(zhàn)訓(xùn)練十二：

訓(xùn)練課題：“蜂鳴器怎樣演奏音樂，怎樣演奏梁祝的曲子”

    步驟一、詳細(xì)一個(gè)鋪墊性實(shí)驗(yàn)，通過它講解怎樣通過分頻來實(shí)現(xiàn)音階和音調(diào)，其中注意：
a.狀態(tài)機(jī)的高級用法
b.怎樣分頻
c.注意在傳遞數(shù)據(jù)的過程中，采用什么方法比較好
    步驟二、學(xué)員自己編寫一個(gè)數(shù)字時(shí)鐘程序
a.訓(xùn)練學(xué)員舉一反三的能力
b.注意一些特殊用法
    步驟三、總結(jié)學(xué)員的出錯(cuò)原因，給出解決方法

    3.實(shí)戰(zhàn)訓(xùn)練十三：
訓(xùn)練課題：LCD液晶控制實(shí)驗(yàn)

    1. 內(nèi)容的回顧與難點(diǎn)消化，解疑答惑
    2.編程中舉一反三和融匯貫通訓(xùn)練
    3.  FPGA的程序固化方法

    3.實(shí)戰(zhàn)訓(xùn)練十四：

訓(xùn)練課題：TRAFFIC實(shí)驗(yàn)
    1. 內(nèi)容的回顧與難點(diǎn)消化，解疑答惑
    2.編程中舉一反三和融匯貫通訓(xùn)練
    3.  FPGA的程序固化方法

    3.實(shí)戰(zhàn)訓(xùn)練十五：
訓(xùn)練課題：串口開發(fā)實(shí)驗(yàn)

    1. 內(nèi)容的回顧與難點(diǎn)消化，解疑答惑
    2.編程中舉一反三和融匯貫通訓(xùn)練
    3.  FPGA的程序固化方法

1、Testbench 編寫

2、Modelsim環(huán)境

3、Modelsim仿真流程

4、Modlesim仿真工程和軟件使用。

5、Modelsim案例

6、Modelsim仿真實(shí)戰(zhàn)訓(xùn)練