久久精品国产精品亚洲精品_国内精品久久久久久久果冻传媒_黄网在线观看视频_xxxx日本少妇_91av在线免费观看视频_成人免费视频播放_人妻av中文系列_午夜欧美大尺度福利影院在线看_狠狠人妻久久久久久综合蜜桃_亚洲精品成人精品456_久久久欧美一区二区_亚洲怡红院在线

1. 利用系統(tǒng)生成器（System Generator）實(shí)現(xiàn)的DSP設(shè)計(jì)培訓(xùn)
   ? 利用系統(tǒng)生成器（System Generator）實(shí)現(xiàn)的DSP設(shè)計(jì)培訓(xùn)
   課程對(duì)象
   對(duì) DSP 設(shè)計(jì)培訓(xùn)感興趣、正在利用 MathWorks MATLAB? 和 Simulink? 軟件實(shí)現(xiàn) DSP 算法以及希望使用 Xilinx System Generator for DSP 設(shè)計(jì)的系統(tǒng)工程師、系統(tǒng)設(shè)計(jì)者、邏輯設(shè)計(jì)者與有經(jīng)驗(yàn)的硬件工程師
2. 課程概要
   1
   系統(tǒng)生成器簡(jiǎn)介
   Simulink 軟件基礎(chǔ)
   實(shí)驗(yàn)1：利用 Simulink 軟件
   Basic Xilinx Design Capture
   實(shí)驗(yàn)2：利用 Xilinx 系統(tǒng)生成器著手設(shè)計(jì)
   Signal Routing
   實(shí)驗(yàn)3：信號(hào)路由
   實(shí)現(xiàn)系統(tǒng)控制
   實(shí)驗(yàn)4：實(shí)現(xiàn)系統(tǒng)控制
   2
   多速率系統(tǒng)
   實(shí)驗(yàn)5：設(shè)計(jì)基于 MAC 的 FIR
   Filter Design
   實(shí)驗(yàn)6：利用 FIR 編譯器模塊設(shè)計(jì) FIR 濾波器
   System Generator、 Vivado Design Suite、項(xiàng)目導(dǎo)航器和 XPS 集成
   實(shí)驗(yàn) 7:?System Generator 和 Vivado IDE 集成
   Kintex-7 FPGA DSP 平臺(tái)
   實(shí)驗(yàn) 8a:?System Generator 和 Vivado HLS 工具集成
   實(shí)驗(yàn) 8b:?AXI-4 Lite 接口綜合
3. 
   ?
   ?
   ?
   ?
4. 
   ?
   ?
   ?
   ?
5. 
   ? ?
6. 
   
7. 
   ?
8. 
   ?
   ?
9. 
   ?
   ?
10. 
    
    

"